

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN



BÁO CÁO ĐỒ ÁN MÔN HỌC VLSI


GVHD: TS. Lâm Đức Khải

Thực hiện:
Nguyễn Quang Khải -23520676

TP. Hồ Chí Minh, ngày 3 tháng 6 năm 2026

Bài Tập : Thiết kế mạch tạo xung Ring Oscilator 10Ghz


1. Thiết kế Schematic cho Inverter



- Vì cần mô phỏng delay của inv thật nên sẽ đo inv khi mắc tải ở giữa 2 inv khác :

- Để xác định delay thật khi có tải trên INV :

- Schematic





Hình ảnh schematic 3 INV

- **Tỷ lệ kích thước:** Thiết kế sử dụng $W_p = 2W_n$.
- **Lý do (Độ linh động):** Độ linh động của Electron (trong NMOS) cao gấp khoảng 2-3 lần Lỗ trống (trong PMOS). Việc thiết kế W_p lớn gấp đôi giúp bù đắp sự chênh lệch này.
- **Mục tiêu:**
 - Cân bằng dòng điện: Giúp dòng nạp và dòng xả qua hai đèn bằng nhau.

- Đối xứng tín hiệu: Đảm bảo thời gian lên (Rise time) và thời gian xuống (Fall time) xấp xỉ nhau, giúp xung ngõ ra vuông vắn.
- Tối ưu lè nhiễu: Đưa điểm điện áp chuyển mạch về gần vị trí VDD2, giúp mạch hoạt động ổn định và chống nhiễu tốt hơn.

2. Thiết kế Layout cho Inverter

LAYOUT 3INV	STAR_RC
	

3. Đo Delay cho Inverter đã thiết kế

```
[itsupport@localhost netlist]$ hspice input.spi >input.lis
[itsupport@localhost netlist]$ cat input.mt0
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
t_phl_mid      t_plh_mid      avg_delay_mid      temper
alter#
  1.511e-11      1.672e-11      1.592e-11      25.0000
1
```

→ $t_a = 0.01592\text{ns}$

Phân tích số liệu:

- **Trễ chuyển mức từ Cao xuống Thấp (t_{phl}):** 15.11 ps (Thời gian NMOS dẫn để xả tụ ngõ ra).
- **Trễ chuyển mức từ Thấp lên Cao (t_{plh}):** 16,72ps (Thời gian PMOS dẫn để nạp tụ ngõ ra).
- **Trễ trung bình (t_{pd}):** 15. 92ps.

Nhận xét về tính đối xứng và tỉ lệ W/L:

- **Sự cân bằng:** Hai giá trị t_{phl} và t_{plh} rất sát nhau (chênh lệch chỉ khoảng 10%). Điều này cho thấy việc chọn tỉ lệ $W_p = 2W_n$ ($0.72\mu\text{m} / 0.36\mu\text{m}$) là rất hợp lý. Thiết kế này đã bù trừ gần như hoàn toàn sự chênh lệch về độ linh động hạt tải (do electron trong NMOS di chuyển nhanh hơn lỗ trống trong PMOS).
- **Phân tích:** Ta thấy t_{plh} (16,72ps) vẫn lớn hơn t_{phl} (15.11 ps) một chút. Điều này chứng tỏ ở công nghệ $0.1\mu\text{m}$, độ linh động của electron vẫn ưu thế hơn lỗ trống một chút so với tỉ lệ 2:1 lý thuyết. Để đạt được sự đối xứng hoàn hảo tuyệt đối (Symmetric Inverter), có thể cân nhắc tăng nhẹ W_p lên khoảng 2.1 hoặc 2.2 lần W_n .

Tốc độ đáp ứng: Với tổng thời gian trễ chỉ khoảng 15. 92ps , đây là một bộ Inverter có tốc độ xử lý cực cao. Điều này hoàn toàn phù hợp với đặc tính của công nghệ vi mạch hiện đại có chiều dài kênh ngắn ($L = 0.1\mu\text{m}$).

- **Khả năng hoạt động:** Thời gian trễ cực nhỏ này cho phép mạch hoạt động ổn định ở tần số lên đến hàng chục GHz, đáp ứng tốt cho các khối logic tốc độ cao.

Kết luận:

Kết quả mô phỏng cho thấy mạch Inverter có đặc tính thời gian rất tốt. Việc thiết lập tỉ lệ $W_p = 2W_n$ đã giúp tối ưu hóa điểm chuyển mạch và cân bằng thời gian trễ giữa hai trạng thái đóng/ngắt. Sự chênh lệch trễ 1.04 ps là không đáng kể, đảm bảo tín hiệu

ngõ ra duy trì được độ đối xứng tốt, giảm thiểu hiện tượng méo tín hiệu (duty cycle distortion) khi truyền qua nhiều tầng logic liên tiếp.

II. Thiết kế Oscillator Ring với tần số $f=10\text{GHz}$ Lý thuyết:

Ta có tần số cần thiết kế: $f = 10\text{GHz}$

$$\Rightarrow T = 1/f = 100 \text{ ps}$$


Tính số inv : $N = 100 \text{ ps} / (2 \times 15.92 \text{ ps})$

$$N = 100 / 31.84$$


$$N \approx 3.14$$

→ Chọn $n = 3$


1. Thiết kế Schematic cho Oscillator Ring 3 Inverter



2. Thiết kế Layout cho Oscillator Ring 3 Inverter Layout:



StarRC:



3. Đo tần số của Oscillator Ring 3 Inverter

· Đo tại 1.2V:

```
[itsupport@localhost netlist]$ hspice input.spi >input.lis
[itsupport@localhost netlist]$ cat input.mt0
$DATA1 SOURCE='HSPICE' VERSION='N-2017.12-SP2 linux64' PARAM_COUNT=0
.TITLE '* generated for: hspice'
t_phl_mid      t_plh_mid      avg_delay_mid      temper
alter#
1.511e-11      1.672e-11      1.592e-11      25.0000
1
```

· Đo tại 1.4V:

```
.TITLE '* generated for: hspice'
t_period      freq_hz      freq_ghz      temper
alter#
8.023e-11      1.246e+10      12.4639      25.0000
```


· Đo tại 1.6V:

```
t_period      freq_hz      freq_ghz      temper
alter#
7.274e-11      1.375e+10      13.7482      25.0000
```

· Đo tại 2V:

```
.TITLE '* generated for: hspice'
t_period      freq_hz      freq_ghz      temper
alter#
6.524e-11      1.533e+10      15.3289      25.0000
```

Điện áp (V)	Chu kỳ (ps)	Tần số (GHz)
1.2 V	92,3	10.83
1.4 V	80,23	12,46
1.6 V	72,74	13,74
2.0 V	65,24	15,32



Nhận xét và phân tích

Từ bảng kết quả, khi điện áp nguồn tăng từ **1.2 V lên 2.0 V**, chu kỳ dao động giảm từ **92.3 ps xuống 65.24 ps**, còn tần số tăng từ **10.83 GHz lên 15.32 GHz**. Điều này cho thấy mạch dao động hoạt động đúng nguyên lý: khi $VDDV_{\{DD\}}VDD$ tăng, transistor dẫn mạnh hơn, quá trình nạp/xả điện dung ký sinh nhanh hơn, làm giảm thời gian trễ và tăng tần số dao động.

Tại **1.2 V**, mạch đạt **10.83 GHz**, gần nhất với mục tiêu thiết kế **10 GHz**, nên đây là mức điện áp phù hợp nhất trong các trường hợp khảo sát.

Kết luận

Điện áp nguồn ảnh hưởng trực tiếp đến tần số dao động của mạch. Tăng $VDDV_{\{DD\}}VDD$ giúp tăng tần số nhưng cũng làm tăng công suất tiêu thụ và nhiệt. Vì vậy, với mục tiêu **10 GHz**, nên chọn mức **1.2 V** để mạch hoạt động gần yêu cầu thiết kế nhất.

